瀏覽選擇控制器的IBIS模型，切換到Bus Definition選項卡，單擊Add按鈕添加一 組新的Buso選中新加的一行Bus使其高亮，將鼠標移動到Signal Names下方高亮處，單擊 出現的字母E,打開Signal列表。勾選組數據和DM信號，單擊0K按鈕確認。
同樣，在Timing Ref下方高亮處，單擊出現的字母E打開TimingRef列表。在這個列表 窗口左側，用鼠標左鍵點選DQS差分線的正端，用鼠標右鍵點選負端，單擊中間的“>>”按 鈕將選中信號加入TimingRefs,單擊OK按鈕確認。
很多其他工具都忽略選通Strobe信號和時鐘Clock信號之間的時序分析功能，而SystemSI可以分析包括Strobe和Clock在內的完整的各類信號間的時序關系。如果要仿真分析選通信號Strobe和時鐘信號Clock之間的時序關系，則可以設置與Strobe對應的時鐘信號。在Clock 下方的高亮處，單擊出現的字母E打開Clock列表。跟選擇與Strobe -樣的操作即可選定時 鐘信號。何時需要將DDR3內存模塊更換為新的？通信DDR3測試聯系人
還可以給這個Bus設置一個容易區分的名字，例如把這個Byte改為ByteO,這樣就把 DQ0-DQ7, DM和DQS, DQS與Clock的總線關系設置好了。
重復以上操作，依次創建：DQ8?DQ15、DM1信號；DQS1/NDQS1選通和時鐘 CK/NCK的第2個字節Bytel,包括DQ16?DQ23、DM2信號；DQS2/NDQS2選通和時鐘 CK/NCK的第3個字節Byte2,包括DQ24?DQ31、DM3信號；DQS3/NDQS3選通和時鐘 CK/NCK的第4個字節Byte3。
開始創建地址、命令和控制信號，以及時鐘信號的時序關系。因為沒有多個Rank, 所以本例將把地址命令信號和控制信號合并仿真分析。操作和步驟2大同小異，首先新建一 個Bus,在Signal Names下選中所有的地址、命令和控制信號，在Timing Ref下選中CK/NCK （注意，不要與一列的Clock混淆，Clock列只對應Strobe信號），在Bus Type下拉框中 選擇AddCmd,在Edge Type下拉框中選擇RiseEdge,將Bus Gro叩的名字改為AddCmdo。北京信號完整性測試DDR3測試是否可以使用多個軟件工具來執行DDR3內存的一致性測試？
重復以上步驟，分別對Meml?Mem4分配模型并建立總線時序關系，置完其中一個，單擊0K按鈕并在彈出窗口單擊Copy按鈕，將會同時更新其他Memory 模塊。
3.分配互連模型有3種方法可設置互連部分的模型：第1種是將已有的SPICE電路模型或S參數模型分配給相應模塊；第2種是根據疊層信息生成傳輸線模型；第3種是將互連模塊與印制電路板或封裝板關聯，利用模型提取工具按需提取互連模型。對前兩種方法大家比較熟悉，這里以第3種方法為例介紹其使用過程。
多數電子產品，從智能手機、PC到服務器，都用著某種形式的RAM存儲設備。由于相 對較低的每比特的成本提供了速度和存儲很好的結合，SDRAM作為大多數基于計算機產品 的主流存儲器技術被廣泛應用于各種高速系統設計中。
DDR是雙倍數率的SDRAM內存接口，其規范于2000年由JEDEC （電子工程設計發展 聯合協會）發布。隨著時鐘速率和數據傳輸速率不斷增加帶來的性能提升，電子工程師在確 保系統性能指標，或確保系統內部存儲器及其控制設備的互操作性方面的挑戰越來越大。存 儲器子系統的信號完整性早已成為電子工程師重點考慮的棘手問題。DDR3一致性測試的目標是什么？
那么在下面的仿真分析過程中，我們是不是可以就以這兩個圖中的時序要求作為衡量標準來進行系統設計呢?答案是否定的，因為雖然這個時序是規范中定義的標準，但是在系統實現中，我們所使用的是Micron的產品，而后面系統是否能夠正常工作要取決干我們對Micron芯片的時序控制程度。所以雖然我們通過閱讀DDR規范文件了解到基本設計要求，但是具體實現的參數指標要以Micron芯片的數據手冊為準。換句話說，DDR的工業規范是芯片制造商Micron所依據的標準，而我們設計系統時，既然使用了Micron的產品，那么系統的性能指標分析就要以Micron的產品為準。所以，接下來的任務就是我們要在Micron的DDR芯片手冊和作為控制器的FPGA數據手冊中，找到類似的DDR規范的設計要求和具體的設計參數。如何確保DDR3一致性測試的可靠性和準確性？通信DDR3測試聯系人
是否可以通過調整時序設置來解決一致性問題？通信DDR3測試聯系人
DDR 規范的時序要求
在明確了規范中的 DC 和 AC 特性要求之后，下一步，我們還應該了解規范中對于信號的時序要求。這是我們所設計的 DDR 系統能夠正常工作的基本條件。
在規范文件中，有很多時序圖，筆者大致計算了一下，有 40 個左右。作為高速電路設計的工程師，我們不可能也沒有時間去做全部的仿真波形來和規范的要求一一對比驗證，那么哪些時序圖才是我們關注的重點？事實上，在所有的這些時序圖中，作為 SI 工程師，我們需要關注的只有兩個，那就是規范文件的第 69 頁，關于數據讀出和寫入兩個基本的時序圖（注意，這里的讀出和寫入是從 DDR 控制器，也即 FPGA 的角度來講的）。為方便讀者閱讀，筆者把這兩個時序圖拼在了一起，而其他的時序圖的實現都是以這兩個圖為基礎的。在板級系統設計中，只要滿足了這兩個時序圖的質量，其他的時序關系要求都是對這兩個時序圖邏輯功能的擴展，應該是 DDR 控制器的邏輯設計人員所需要考慮的事情。通信DDR3測試聯系人